Integrate DRAMUtils and new DRAMPower
This commit is contained in:
marcomoerz
@@ -65,34 +65,51 @@
|
||||
"dataRate": 2,
|
||||
"nbrOfBankGroups": 4,
|
||||
"nbrOfBanks": 16,
|
||||
"nbrOfChannels": 1,
|
||||
"nbrOfColumns": 1024,
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfRanks": 1,
|
||||
"nbrOfRows": 32768,
|
||||
"width": 8
|
||||
"width": 8,
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 1,
|
||||
"RefMode": 1,
|
||||
"maxBurstLength": 8
|
||||
},
|
||||
"memoryId": "MICRON_4Gb_DDR4-1866_8bit_A",
|
||||
"memoryType": "DDR4",
|
||||
"mempowerspec": {
|
||||
"idd0": 56.25,
|
||||
"idd02": 4.05,
|
||||
"idd2n": 33.75,
|
||||
"idd2p0": 17.0,
|
||||
"idd2p1": 17.0,
|
||||
"idd3n": 39.5,
|
||||
"idd3p0": 22.5,
|
||||
"idd3p1": 22.5,
|
||||
"idd4r": 157.5,
|
||||
"idd4w": 135.0,
|
||||
"idd5": 118.0,
|
||||
"idd6": 20.25,
|
||||
"idd62": 2.6,
|
||||
"vdd": 1.2,
|
||||
"vdd2": 2.5
|
||||
"idd0": 56.25e-3,
|
||||
"idd2n": 33.75e-3,
|
||||
"idd3n": 39.5e-3,
|
||||
"idd4r": 157.5e-3,
|
||||
"idd4w": 135.0e-3,
|
||||
"idd6n": 20.25e-3,
|
||||
"idd2p": 17.0e-3,
|
||||
"idd3p": 22.5e-3,
|
||||
|
||||
"vpp": 2.5,
|
||||
"ipp0": 4.05e-3,
|
||||
"ipp2n": 0,
|
||||
"ipp3n": 0,
|
||||
"ipp4r": 0,
|
||||
"ipp4w": 0,
|
||||
"ipp6n": 2.6e-3,
|
||||
"ipp2p": 17.0e-3,
|
||||
"ipp3p": 22.5e-3,
|
||||
|
||||
"idd5B": 118.0e-3,
|
||||
"ipp5B": 0.0,
|
||||
"idd5F2": 0.0,
|
||||
"ipp5F2": 0.0,
|
||||
"idd5F4": 0.0,
|
||||
"ipp5F4": 0.0,
|
||||
"vddq": 0.0,
|
||||
|
||||
"iBeta_vdd": 56.25e-3,
|
||||
"iBeta_vpp": 4.05e-3
|
||||
|
||||
},
|
||||
"memtimingspec": {
|
||||
"ACTPDEN": 1,
|
||||
"AL": 0,
|
||||
"CCD_L": 5,
|
||||
"CCD_S": 4,
|
||||
@@ -101,23 +118,20 @@
|
||||
"CL": 13,
|
||||
"DQSCK": 2,
|
||||
"FAW": 22,
|
||||
"PRPDEN": 1,
|
||||
"RAS": 32,
|
||||
"RC": 45,
|
||||
"RCD": 13,
|
||||
"REFI": 7280,
|
||||
"REFM": 1,
|
||||
"REFPDEN": 1,
|
||||
"RFC": 243,
|
||||
"RFC2": 150,
|
||||
"RFC4": 103,
|
||||
"REFI": 3644,
|
||||
"RFC1": 243,
|
||||
"RFC2": 0,
|
||||
"RFC4": 0,
|
||||
"RL": 13,
|
||||
"RP": 13,
|
||||
"RPRE": 1,
|
||||
"RP": 13,
|
||||
"RRD_L": 5,
|
||||
"RRD_S": 4,
|
||||
"RTP": 8,
|
||||
"RTRS": 1,
|
||||
"WL": 12,
|
||||
"WPRE": 1,
|
||||
"WR": 14,
|
||||
@@ -127,7 +141,49 @@
|
||||
"XPDLL": 255,
|
||||
"XS": 252,
|
||||
"XSDLL": 512,
|
||||
"tCK": 1072
|
||||
"ACTPDEN": 1,
|
||||
"PRPDEN": 1,
|
||||
"REFPDEN": 1,
|
||||
"RTRS": 1,
|
||||
"tCK": 1072e-12
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"prepostamble": {
|
||||
"read_zeroes": 0.0,
|
||||
"write_zeroes": 0.0,
|
||||
"read_ones": 0.0,
|
||||
"write_ones": 0.0,
|
||||
"read_zeroes_to_ones": 0,
|
||||
"write_zeroes_to_ones": 0,
|
||||
"write_ones_to_zeroes": 0,
|
||||
"read_ones_to_zeroes": 0,
|
||||
"readMinTccd": 0,
|
||||
"writeMinTccd": 0
|
||||
}
|
||||
},
|
||||
"simconfig": {
|
||||
@@ -136,12 +192,20 @@
|
||||
"DatabaseRecording": true,
|
||||
"Debug": false,
|
||||
"EnableWindowing": false,
|
||||
"PowerAnalysis": false,
|
||||
"PowerAnalysis": true,
|
||||
"SimulationName": "example",
|
||||
"SimulationProgressBar": true,
|
||||
"StoreMode": "NoStorage",
|
||||
"UseMalloc": false,
|
||||
"WindowSize": 1000
|
||||
"WindowSize": 1000,
|
||||
"TogglingRate": {
|
||||
"togglingRateRead": 0.5,
|
||||
"togglingRateWrite": 0.5,
|
||||
"dutyCycleRead": 0.5,
|
||||
"dutyCycleWrite": 0.5,
|
||||
"idlePatternRead": "L",
|
||||
"idlePatternWrite": "L"
|
||||
}
|
||||
},
|
||||
"simulationid": "ddr4-example",
|
||||
"tracesetup": [
|
||||
|
||||
@@ -11,7 +11,8 @@
|
||||
"nbrOfRows": 32768,
|
||||
"width": 64,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1
|
||||
"nbrOfChannels": 1,
|
||||
"maxBurstLength": 4
|
||||
},
|
||||
"memoryId": "https://www.computerbase.de/2019-05/amd-memory-tweak-vram-oc/#bilder",
|
||||
"memoryType": "HBM2",
|
||||
@@ -44,7 +45,7 @@
|
||||
"WTRS": 4,
|
||||
"XP": 8,
|
||||
"XS": 216,
|
||||
"tCK": 1000
|
||||
"tCK": 1000e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -14,7 +14,8 @@
|
||||
"nbrOfChannels": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 8
|
||||
},
|
||||
"memoryId": "",
|
||||
"memoryType": "HBM3",
|
||||
@@ -48,7 +49,7 @@
|
||||
"WTRS": 4,
|
||||
"XP": 8,
|
||||
"XS": 260,
|
||||
"tCK": 625
|
||||
"tCK": 625e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5-0533",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 1,
|
||||
"pbR2pbR": 12,
|
||||
"tCK": 7519
|
||||
"tCK": 7519e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5-1067",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 2,
|
||||
"pbR2pbR": 24,
|
||||
"tCK": 3745
|
||||
"tCK": 3745e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5-1600",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 3,
|
||||
"pbR2pbR": 36,
|
||||
"tCK": 2500
|
||||
"tCK": 2500e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5-2133",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 4,
|
||||
"pbR2pbR": 48,
|
||||
"tCK": 1876
|
||||
"tCK": 1876e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5-2750",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 62,
|
||||
"tCK": 1453
|
||||
"tCK": 1453e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5-3200",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 72,
|
||||
"tCK": 1250
|
||||
"tCK": 1250e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5X-0533",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 1,
|
||||
"pbR2pbR": 7,
|
||||
"tCK": 14925
|
||||
"tCK": 14925e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5X-1067",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 1,
|
||||
"pbR2pbR": 12,
|
||||
"tCK": 7519
|
||||
"tCK": 7519e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5X-1600",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 2,
|
||||
"pbR2pbR": 18,
|
||||
"tCK": 5000
|
||||
"tCK": 5000e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5X-2133",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 2,
|
||||
"pbR2pbR": 24,
|
||||
"tCK": 3745
|
||||
"tCK": 3745e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5X-2750",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 3,
|
||||
"pbR2pbR": 32,
|
||||
"tCK": 2907
|
||||
"tCK": 2907e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_16B_LPDDR5X-3200",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 3,
|
||||
"pbR2pbR": 36,
|
||||
"tCK": 2500
|
||||
"tCK": 2500e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-0533",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 2,
|
||||
"pbR2pbR": 12,
|
||||
"tCK": 7519
|
||||
"tCK": 7519e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-1067",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 3,
|
||||
"pbR2pbR": 24,
|
||||
"tCK": 3745
|
||||
"tCK": 3745e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-1600",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 4,
|
||||
"pbR2pbR": 36,
|
||||
"tCK": 2500
|
||||
"tCK": 2500e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-2133",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 48,
|
||||
"tCK": 1876
|
||||
"tCK": 1876e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-2750",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 7,
|
||||
"pbR2pbR": 62,
|
||||
"tCK": 1453
|
||||
"tCK": 1453e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-3200",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 8,
|
||||
"pbR2pbR": 72,
|
||||
"tCK": 1250
|
||||
"tCK": 1250e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-3733",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 5,
|
||||
"pbR2pbR": 42,
|
||||
"tCK": 2141
|
||||
"tCK": 2141e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-4267",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 48,
|
||||
"tCK": 1876
|
||||
"tCK": 1876e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-4800",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 54,
|
||||
"tCK": 1667
|
||||
"tCK": 1667e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-5500",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 7,
|
||||
"pbR2pbR": 62,
|
||||
"tCK": 1453
|
||||
"tCK": 1453e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-6000",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 8,
|
||||
"pbR2pbR": 68,
|
||||
"tCK": 1333
|
||||
"tCK": 1333e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_8B_LPDDR5-6400",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 8,
|
||||
"pbR2pbR": 72,
|
||||
"tCK": 1250
|
||||
"tCK": 1250e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5-3733",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 4,
|
||||
"pbR2pbR": 42,
|
||||
"tCK": 2141
|
||||
"tCK": 2141e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5-4267",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 4,
|
||||
"pbR2pbR": 48,
|
||||
"tCK": 1876
|
||||
"tCK": 1876e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5-4800",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 5,
|
||||
"pbR2pbR": 54,
|
||||
"tCK": 1667
|
||||
"tCK": 1667e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5-5500",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 62,
|
||||
"tCK": 1453
|
||||
"tCK": 1453e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5-6000",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 68,
|
||||
"tCK": 1333
|
||||
"tCK": 1333e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 1.2,
|
||||
"idd01": 1e-3,
|
||||
"idd2n1": 1e-3,
|
||||
"idd3n1": 1e-3,
|
||||
"idd4r1": 1e-3,
|
||||
"idd4w1": 1e-3,
|
||||
"idd51": 1e-3,
|
||||
"idd5pb1": 1e-3,
|
||||
"idd61": 1e-3,
|
||||
"idd6ds1": 1e-3,
|
||||
"idd2p1": 1e-3,
|
||||
"idd3p1": 1e-3,
|
||||
"vdd2h": 1.2,
|
||||
"idd02h": 1e-3,
|
||||
"idd2n2h": 1e-3,
|
||||
"idd3n2h": 1e-3,
|
||||
"idd4r2h": 1e-3,
|
||||
"idd4w2h": 1e-3,
|
||||
"idd52h": 1e-3,
|
||||
"idd5pb2h": 1e-3,
|
||||
"idd62h": 1e-3,
|
||||
"idd6ds2h": 1e-3,
|
||||
"idd2p2h": 1e-3,
|
||||
"idd3p2h": 1e-3,
|
||||
"vdd2l": 1.2,
|
||||
"idd02l": 1e-3,
|
||||
"idd2n2l": 1e-3,
|
||||
"idd3n2l": 1e-3,
|
||||
"idd4r2l": 1e-3,
|
||||
"idd4w2l": 1e-3,
|
||||
"idd52l": 1e-3,
|
||||
"idd5pb2l": 1e-3,
|
||||
"idd62l": 1e-3,
|
||||
"idd6ds2l": 1e-3,
|
||||
"idd2p2l": 1e-3,
|
||||
"idd3p2l": 1e-3,
|
||||
"vddq": 1.2,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5-6400",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -27,7 +97,7 @@
|
||||
"FAW": 16,
|
||||
"RRD": 4,
|
||||
"RL": 17,
|
||||
"WCK2CK": 0,
|
||||
"WCK2CK": 2,
|
||||
"WCK2DQO": 1,
|
||||
"RBTP": 4,
|
||||
"RPRE": 0,
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 72,
|
||||
"tCK": 1250
|
||||
"tCK": 1250e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5X-3733",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 4,
|
||||
"pbR2pbR": 42,
|
||||
"tCK": 2141
|
||||
"tCK": 2141e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5X-4267",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 4,
|
||||
"pbR2pbR": 48,
|
||||
"tCK": 1876
|
||||
"tCK": 1876e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5X-4800",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 5,
|
||||
"pbR2pbR": 54,
|
||||
"tCK": 1667
|
||||
"tCK": 1667e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5X-5500",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 62,
|
||||
"tCK": 1453
|
||||
"tCK": 1453e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5X-6000",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 68,
|
||||
"tCK": 1333
|
||||
"tCK": 1333e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5X-6400",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 72,
|
||||
"tCK": 1250
|
||||
"tCK": 1250e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5X-7500",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 8,
|
||||
"pbR2pbR": 85,
|
||||
"tCK": 1066
|
||||
"tCK": 1066e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_BG_LPDDR5X-8533",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 8,
|
||||
"pbR2pbR": 96,
|
||||
"tCK": 937
|
||||
"tCK": 937e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,7 +9,9 @@
|
||||
"nbrOfRows": 131072,
|
||||
"width": 16,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1
|
||||
"nbrOfChannels": 1,
|
||||
"nbrOfBankGroups": 1,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_LPDDR4-0533",
|
||||
"memoryType": "LPDDR4",
|
||||
@@ -26,15 +28,15 @@
|
||||
"PPD": 4,
|
||||
"RCD": 5,
|
||||
"REFI": 1041,
|
||||
"REFIPB": 130,
|
||||
"RFCAB": 102,
|
||||
"RFCPB": 51,
|
||||
"REFIpb": 130,
|
||||
"RFCab": 102,
|
||||
"RFCpb": 51,
|
||||
"RL": 6,
|
||||
"RAS": 12,
|
||||
"RPAB": 6,
|
||||
"RPPB": 5,
|
||||
"RCAB": 18,
|
||||
"RCPB": 17,
|
||||
"RPab": 6,
|
||||
"RPpb": 5,
|
||||
"RCab": 18,
|
||||
"RCpb": 17,
|
||||
"RPST": 0,
|
||||
"RRD": 4,
|
||||
"RTP": 8,
|
||||
@@ -46,7 +48,63 @@
|
||||
"XP": 5,
|
||||
"XSR": 104,
|
||||
"RTRS": 1,
|
||||
"tCK": 3759
|
||||
"tCK": 3759e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2": 0.0,
|
||||
"idd02": 0.0,
|
||||
"idd2n2": 0.0,
|
||||
"idd3n2": 0.0,
|
||||
"idd4r2": 0.0,
|
||||
"idd4w2": 0.0,
|
||||
"idd52": 0.0,
|
||||
"idd5pb2": 0.0,
|
||||
"idd62": 0.0,
|
||||
"idd2p2": 0.0,
|
||||
"idd3p2": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1,
|
||||
"factSigma": 1,
|
||||
"pasrMode": 0,
|
||||
"hasPASR": false
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,7 +9,9 @@
|
||||
"nbrOfRows": 131072,
|
||||
"width": 16,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1
|
||||
"nbrOfChannels": 1,
|
||||
"nbrOfBankGroups": 1,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_LPDDR4-1066",
|
||||
"memoryType": "LPDDR4",
|
||||
@@ -26,15 +28,15 @@
|
||||
"PPD": 4,
|
||||
"RCD": 10,
|
||||
"REFI": 2082,
|
||||
"REFIPB": 260,
|
||||
"RFCAB": 203,
|
||||
"RFCPB": 102,
|
||||
"REFIpb": 260,
|
||||
"RFCab": 203,
|
||||
"RFCpb": 102,
|
||||
"RL": 10,
|
||||
"RAS": 23,
|
||||
"RPAB": 12,
|
||||
"RPPB": 10,
|
||||
"RCAB": 35,
|
||||
"RCPB": 33,
|
||||
"RPab": 12,
|
||||
"RPpb": 10,
|
||||
"RCab": 35,
|
||||
"RCpb": 33,
|
||||
"RPST": 0,
|
||||
"RRD": 6,
|
||||
"RTP": 8,
|
||||
@@ -46,7 +48,63 @@
|
||||
"XP": 5,
|
||||
"XSR": 207,
|
||||
"RTRS": 1,
|
||||
"tCK": 1876
|
||||
"tCK": 1876e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2": 0.0,
|
||||
"idd02": 0.0,
|
||||
"idd2n2": 0.0,
|
||||
"idd3n2": 0.0,
|
||||
"idd4r2": 0.0,
|
||||
"idd4w2": 0.0,
|
||||
"idd52": 0.0,
|
||||
"idd5pb2": 0.0,
|
||||
"idd62": 0.0,
|
||||
"idd2p2": 0.0,
|
||||
"idd3p2": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1,
|
||||
"factSigma": 1,
|
||||
"pasrMode": 0,
|
||||
"hasPASR": false
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,7 +9,9 @@
|
||||
"nbrOfRows": 131072,
|
||||
"width": 16,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1
|
||||
"nbrOfChannels": 1,
|
||||
"nbrOfBankGroups": 1,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_LPDDR4-1600",
|
||||
"memoryType": "LPDDR4",
|
||||
@@ -26,15 +28,15 @@
|
||||
"PPD": 4,
|
||||
"RCD": 15,
|
||||
"REFI": 3123,
|
||||
"REFIPB": 390,
|
||||
"RFCAB": 304,
|
||||
"RFCPB": 152,
|
||||
"REFIpb": 390,
|
||||
"RFCab": 304,
|
||||
"RFCpb": 152,
|
||||
"RL": 14,
|
||||
"RAS": 34,
|
||||
"RPAB": 17,
|
||||
"RPPB": 15,
|
||||
"RCAB": 51,
|
||||
"RCPB": 49,
|
||||
"RPab": 17,
|
||||
"RPpb": 15,
|
||||
"RCab": 51,
|
||||
"RCpb": 49,
|
||||
"RPST": 0,
|
||||
"RRD": 8,
|
||||
"RTP": 8,
|
||||
@@ -46,7 +48,63 @@
|
||||
"XP": 6,
|
||||
"XSR": 310,
|
||||
"RTRS": 1,
|
||||
"tCK": 1250
|
||||
"tCK": 1250e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2": 0.0,
|
||||
"idd02": 0.0,
|
||||
"idd2n2": 0.0,
|
||||
"idd3n2": 0.0,
|
||||
"idd4r2": 0.0,
|
||||
"idd4w2": 0.0,
|
||||
"idd52": 0.0,
|
||||
"idd5pb2": 0.0,
|
||||
"idd62": 0.0,
|
||||
"idd2p2": 0.0,
|
||||
"idd3p2": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1,
|
||||
"factSigma": 1,
|
||||
"pasrMode": 0,
|
||||
"hasPASR": false
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,7 +9,9 @@
|
||||
"nbrOfRows": 131072,
|
||||
"width": 16,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1
|
||||
"nbrOfChannels": 1,
|
||||
"nbrOfBankGroups": 1,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_LPDDR4-2133",
|
||||
"memoryType": "LPDDR4",
|
||||
@@ -26,15 +28,15 @@
|
||||
"PPD": 4,
|
||||
"RCD": 20,
|
||||
"REFI": 4166,
|
||||
"REFIPB": 520,
|
||||
"RFCAB": 406,
|
||||
"RFCPB": 203,
|
||||
"REFIpb": 520,
|
||||
"RFCab": 406,
|
||||
"RFCpb": 203,
|
||||
"RL": 20,
|
||||
"RAS": 45,
|
||||
"RPAB": 23,
|
||||
"RPPB": 20,
|
||||
"RCAB": 68,
|
||||
"RCPB": 65,
|
||||
"RPab": 23,
|
||||
"RPpb": 20,
|
||||
"RCab": 68,
|
||||
"RCpb": 65,
|
||||
"RPST": 0,
|
||||
"RRD": 11,
|
||||
"RTP": 9,
|
||||
@@ -46,7 +48,63 @@
|
||||
"XP": 9,
|
||||
"XSR": 414,
|
||||
"RTRS": 1,
|
||||
"tCK": 938
|
||||
"tCK": 938e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2": 0.0,
|
||||
"idd02": 0.0,
|
||||
"idd2n2": 0.0,
|
||||
"idd3n2": 0.0,
|
||||
"idd4r2": 0.0,
|
||||
"idd4w2": 0.0,
|
||||
"idd52": 0.0,
|
||||
"idd5pb2": 0.0,
|
||||
"idd62": 0.0,
|
||||
"idd2p2": 0.0,
|
||||
"idd3p2": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1,
|
||||
"factSigma": 1,
|
||||
"pasrMode": 0,
|
||||
"hasPASR": false
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,7 +9,9 @@
|
||||
"nbrOfRows": 131072,
|
||||
"width": 16,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1
|
||||
"nbrOfChannels": 1,
|
||||
"nbrOfBankGroups": 1,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_LPDDR4-2666",
|
||||
"memoryType": "LPDDR4",
|
||||
@@ -26,15 +28,15 @@
|
||||
"PPD": 4,
|
||||
"RCD": 24,
|
||||
"REFI": 5205,
|
||||
"REFIPB": 650,
|
||||
"RFCAB": 507,
|
||||
"RFCPB": 254,
|
||||
"REFIpb": 650,
|
||||
"RFCab": 507,
|
||||
"RFCpb": 254,
|
||||
"RL": 24,
|
||||
"RAS": 56,
|
||||
"RPAB": 28,
|
||||
"RPPB": 24,
|
||||
"RCAB": 84,
|
||||
"RCPB": 80,
|
||||
"RPab": 28,
|
||||
"RPpb": 24,
|
||||
"RCab": 84,
|
||||
"RCpb": 80,
|
||||
"RPST": 0,
|
||||
"RRD": 14,
|
||||
"RTP": 10,
|
||||
@@ -46,7 +48,63 @@
|
||||
"XP": 10,
|
||||
"XSR": 517,
|
||||
"RTRS": 1,
|
||||
"tCK": 750
|
||||
"tCK": 750e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2": 0.0,
|
||||
"idd02": 0.0,
|
||||
"idd2n2": 0.0,
|
||||
"idd3n2": 0.0,
|
||||
"idd4r2": 0.0,
|
||||
"idd4w2": 0.0,
|
||||
"idd52": 0.0,
|
||||
"idd5pb2": 0.0,
|
||||
"idd62": 0.0,
|
||||
"idd2p2": 0.0,
|
||||
"idd3p2": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1,
|
||||
"factSigma": 1,
|
||||
"pasrMode": 0,
|
||||
"hasPASR": false
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,7 +9,9 @@
|
||||
"nbrOfRows": 131072,
|
||||
"width": 16,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1
|
||||
"nbrOfChannels": 1,
|
||||
"nbrOfBankGroups": 1,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_LPDDR4-3200",
|
||||
"memoryType": "LPDDR4",
|
||||
@@ -26,15 +28,15 @@
|
||||
"PPD": 4,
|
||||
"RCD": 29,
|
||||
"REFI": 6246,
|
||||
"REFIPB": 780,
|
||||
"RFCAB": 608,
|
||||
"RFCPB": 304,
|
||||
"REFIpb": 780,
|
||||
"RFCab": 608,
|
||||
"RFCpb": 304,
|
||||
"RL": 28,
|
||||
"RAS": 68,
|
||||
"RPAB": 34,
|
||||
"RPPB": 29,
|
||||
"RCAB": 102,
|
||||
"RCPB": 97,
|
||||
"RPab": 34,
|
||||
"RPpb": 29,
|
||||
"RCab": 102,
|
||||
"RCpb": 97,
|
||||
"RPST": 0,
|
||||
"RRD": 16,
|
||||
"RTP": 12,
|
||||
@@ -46,7 +48,63 @@
|
||||
"XP": 12,
|
||||
"XSR": 460,
|
||||
"RTRS": 1,
|
||||
"tCK": 625
|
||||
"tCK": 625e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2": 0.0,
|
||||
"idd02": 0.0,
|
||||
"idd2n2": 0.0,
|
||||
"idd3n2": 0.0,
|
||||
"idd4r2": 0.0,
|
||||
"idd4w2": 0.0,
|
||||
"idd52": 0.0,
|
||||
"idd5pb2": 0.0,
|
||||
"idd62": 0.0,
|
||||
"idd2p2": 0.0,
|
||||
"idd3p2": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1,
|
||||
"factSigma": 1,
|
||||
"pasrMode": 0,
|
||||
"hasPASR": false
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,7 +9,9 @@
|
||||
"nbrOfRows": 131072,
|
||||
"width": 16,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1
|
||||
"nbrOfChannels": 1,
|
||||
"nbrOfBankGroups": 1,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_LPDDR4-3733",
|
||||
"memoryType": "LPDDR4",
|
||||
@@ -26,15 +28,15 @@
|
||||
"PPD": 4,
|
||||
"RCD": 34,
|
||||
"REFI": 7297,
|
||||
"REFIPB": 912,
|
||||
"RFCAB": 711,
|
||||
"RFCPB": 356,
|
||||
"REFIpb": 912,
|
||||
"RFCab": 711,
|
||||
"RFCpb": 356,
|
||||
"RL": 32,
|
||||
"RAS": 79,
|
||||
"RPAB": 40,
|
||||
"RPPB": 34,
|
||||
"RCAB": 119,
|
||||
"RCPB": 113,
|
||||
"RPab": 40,
|
||||
"RPpb": 34,
|
||||
"RCab": 119,
|
||||
"RCpb": 113,
|
||||
"RPST": 0,
|
||||
"RRD": 19,
|
||||
"RTP": 15,
|
||||
@@ -46,7 +48,63 @@
|
||||
"XP": 15,
|
||||
"XSR": 725,
|
||||
"RTRS": 1,
|
||||
"tCK": 536
|
||||
"tCK": 536e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2": 0.0,
|
||||
"idd02": 0.0,
|
||||
"idd2n2": 0.0,
|
||||
"idd3n2": 0.0,
|
||||
"idd4r2": 0.0,
|
||||
"idd4w2": 0.0,
|
||||
"idd52": 0.0,
|
||||
"idd5pb2": 0.0,
|
||||
"idd62": 0.0,
|
||||
"idd2p2": 0.0,
|
||||
"idd3p2": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1,
|
||||
"factSigma": 1,
|
||||
"pasrMode": 0,
|
||||
"hasPASR": false
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,7 +9,9 @@
|
||||
"nbrOfRows": 131072,
|
||||
"width": 16,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1
|
||||
"nbrOfChannels": 1,
|
||||
"nbrOfBankGroups": 1,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_1Gbx16_LPDDR4-4266",
|
||||
"memoryType": "LPDDR4",
|
||||
@@ -26,15 +28,15 @@
|
||||
"PPD": 4,
|
||||
"RCD": 39,
|
||||
"REFI": 8341,
|
||||
"REFIPB": 1042,
|
||||
"RFCAB": 812,
|
||||
"RFCPB": 406,
|
||||
"REFIpb": 1042,
|
||||
"RFCab": 812,
|
||||
"RFCpb": 406,
|
||||
"RL": 36,
|
||||
"RAS": 90,
|
||||
"RPAB": 45,
|
||||
"RPPB": 39,
|
||||
"RCAB": 135,
|
||||
"RCPB": 129,
|
||||
"RPab": 45,
|
||||
"RPpb": 39,
|
||||
"RCab": 135,
|
||||
"RCpb": 129,
|
||||
"RPST": 0,
|
||||
"RRD": 22,
|
||||
"RTP": 17,
|
||||
@@ -46,7 +48,63 @@
|
||||
"XP": 17,
|
||||
"XSR": 828,
|
||||
"RTRS": 1,
|
||||
"tCK": 469
|
||||
"tCK": 469e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2": 0.0,
|
||||
"idd02": 0.0,
|
||||
"idd2n2": 0.0,
|
||||
"idd3n2": 0.0,
|
||||
"idd4r2": 0.0,
|
||||
"idd4w2": 0.0,
|
||||
"idd52": 0.0,
|
||||
"idd5pb2": 0.0,
|
||||
"idd62": 0.0,
|
||||
"idd2p2": 0.0,
|
||||
"idd3p2": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1,
|
||||
"factSigma": 1,
|
||||
"pasrMode": 0,
|
||||
"hasPASR": false
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,33 +9,34 @@
|
||||
"nbrOfRows": 4096,
|
||||
"width": 128,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 4
|
||||
"nbrOfChannels": 4,
|
||||
"maxBurstLength": 4
|
||||
},
|
||||
"memoryId": "JEDEC_256Mb_WIDEIO_SDR-200_128bit",
|
||||
"memoryType": "WIDEIO_SDR",
|
||||
"mempowerspec": {
|
||||
"idd0": 5.88,
|
||||
"idd02": 21.18,
|
||||
"idd2n": 0.13,
|
||||
"idd2n2": 4.04,
|
||||
"idd2p0": 0.05,
|
||||
"idd2p02": 0.17,
|
||||
"idd2p1": 0.05,
|
||||
"idd2p12": 0.17,
|
||||
"idd3n": 0.52,
|
||||
"idd3n2": 6.55,
|
||||
"idd3p0": 0.25,
|
||||
"idd3p02": 1.49,
|
||||
"idd3p1": 0.25,
|
||||
"idd3p12": 1.49,
|
||||
"idd4r": 1.41,
|
||||
"idd4r2": 85.73,
|
||||
"idd4w": 1.42,
|
||||
"idd4w2": 60.79,
|
||||
"idd5": 14.43,
|
||||
"idd52": 48.17,
|
||||
"idd6": 0.07,
|
||||
"idd62": 0.27,
|
||||
"idd0": 5.88e-3,
|
||||
"idd02": 21.18e-3,
|
||||
"idd2n": 0.13e-3,
|
||||
"idd2n2": 4.04e-3,
|
||||
"idd2p0": 0.05e-3,
|
||||
"idd2p02": 0.17e-3,
|
||||
"idd2p1": 0.05e-3,
|
||||
"idd2p12": 0.17e-3,
|
||||
"idd3n": 0.52e-3,
|
||||
"idd3n2": 6.55e-3,
|
||||
"idd3p0": 0.25e-3,
|
||||
"idd3p02": 1.49e-3,
|
||||
"idd3p1": 0.25e-3,
|
||||
"idd3p12": 1.49e-3,
|
||||
"idd4r": 1.41e-3,
|
||||
"idd4r2": 85.73e-3,
|
||||
"idd4w": 1.42e-3,
|
||||
"idd4w2": 60.79e-3,
|
||||
"idd5": 14.43e-3,
|
||||
"idd52": 48.17e-3,
|
||||
"idd6": 0.07e-3,
|
||||
"idd62": 0.27e-3,
|
||||
"vdd": 1.8,
|
||||
"vdd2": 1.2
|
||||
},
|
||||
@@ -61,7 +62,7 @@
|
||||
"XP": 2,
|
||||
"XSR": 20,
|
||||
"RTRS": 1,
|
||||
"tCK": 5000
|
||||
"tCK": 5000e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,33 +9,34 @@
|
||||
"nbrOfRows": 4096,
|
||||
"width": 128,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 4
|
||||
"nbrOfChannels": 4,
|
||||
"maxBurstLength": 4
|
||||
},
|
||||
"memoryId": "JEDEC_256Mb_WIDEIO_SDR-266_128bit",
|
||||
"memoryType": "WIDEIO_SDR",
|
||||
"mempowerspec": {
|
||||
"idd0": 6.06,
|
||||
"idd02": 21.82,
|
||||
"idd2n": 0.16,
|
||||
"idd2n2": 4.76,
|
||||
"idd2p0": 0.05,
|
||||
"idd2p02": 0.17,
|
||||
"idd2p1": 0.05,
|
||||
"idd2p12": 0.17,
|
||||
"idd3n": 0.58,
|
||||
"idd3n2": 7.24,
|
||||
"idd3p0": 0.25,
|
||||
"idd3p02": 1.49,
|
||||
"idd3p1": 0.25,
|
||||
"idd3p12": 1.49,
|
||||
"idd4r": 1.82,
|
||||
"idd4r2": 111.22,
|
||||
"idd4w": 1.82,
|
||||
"idd4w2": 78.0,
|
||||
"idd5": 14.48,
|
||||
"idd52": 48.34,
|
||||
"idd6": 0.07,
|
||||
"idd62": 0.27,
|
||||
"idd0": 6.06e-3,
|
||||
"idd02": 21.82e-3,
|
||||
"idd2n": 0.16e-3,
|
||||
"idd2n2": 4.76e-3,
|
||||
"idd2p0": 0.05e-3,
|
||||
"idd2p02": 0.17e-3,
|
||||
"idd2p1": 0.05e-3,
|
||||
"idd2p12": 0.17e-3,
|
||||
"idd3n": 0.58e-3,
|
||||
"idd3n2": 7.24e-3,
|
||||
"idd3p0": 0.25e-3,
|
||||
"idd3p02": 1.49e-3,
|
||||
"idd3p1": 0.25e-3,
|
||||
"idd3p12": 1.49e-3,
|
||||
"idd4r": 1.82e-3,
|
||||
"idd4r2": 111.22e-3,
|
||||
"idd4w": 1.82e-3,
|
||||
"idd4w2": 78.0e-3,
|
||||
"idd5": 14.48e-3,
|
||||
"idd52": 48.34e-3,
|
||||
"idd6": 0.07e-3,
|
||||
"idd62": 0.27e-3,
|
||||
"vdd": 1.8,
|
||||
"vdd2": 1.2
|
||||
},
|
||||
@@ -61,7 +62,7 @@
|
||||
"XP": 3,
|
||||
"XSR": 27,
|
||||
"RTRS": 1,
|
||||
"tCK": 3759
|
||||
"tCK": 3759e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x8x2Gbx4_DDR5-3200A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 625
|
||||
"tCK": 625e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 1.2,
|
||||
"idd0": 1.0e-3,
|
||||
"idd2n": 1.0e-3,
|
||||
"idd3n": 1.0e-3,
|
||||
"idd4r": 1.0e-3,
|
||||
"idd4w": 1.0e-3,
|
||||
"idd5c": 1.0e-3,
|
||||
"idd6n": 1.0e-3,
|
||||
"idd2p": 1.0e-3,
|
||||
"idd3p": 1.0e-3,
|
||||
"vpp": 1.2,
|
||||
"ipp0": 1.0e-3,
|
||||
"ipp2n": 1.0e-3,
|
||||
"ipp3n": 1.0e-3,
|
||||
"ipp4r": 1.0e-3,
|
||||
"ipp4w": 1.0e-3,
|
||||
"ipp5c": 1.0e-3,
|
||||
"ipp6n": 1.0e-3,
|
||||
"ipp2p": 1.0e-3,
|
||||
"ipp3p": 1.0e-3,
|
||||
"idd5b": 1.0e-3,
|
||||
"idd5f": 1.0e-3,
|
||||
"ipp5b": 1.0e-3,
|
||||
"ipp5f": 1.0e-3,
|
||||
"vddq": 1.2,
|
||||
"iBeta_vdd": 1.0e-3,
|
||||
"iBeta_vpp": 1.0e-3
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 4,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x4x1Gbx8_DDR5-3200A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 625
|
||||
"tCK": 625e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 4,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x4x1Gbx8_DDR5-3600A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 556
|
||||
"tCK": 556e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 4,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x4x1Gbx8_DDR5-4000A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 500
|
||||
"tCK": 500e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 4,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x4x1Gbx8_DDR5-4400A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 455
|
||||
"tCK": 455e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 4,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x4x1Gbx8_DDR5-4800A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 417
|
||||
"tCK": 417e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 4,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x4x1Gbx8_DDR5-5200A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 385
|
||||
"tCK": 385e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 4,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x4x1Gbx8_DDR5-5600A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 357
|
||||
"tCK": 357e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 4,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x4x1Gbx8_DDR5-6000A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 333
|
||||
"tCK": 333e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 4,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x4x1Gbx8_DDR5-6400A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 313
|
||||
"tCK": 313e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 32,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x8x2Gbx4_DDR5-3200A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 625
|
||||
"tCK": 625e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 1.2,
|
||||
"idd0": 1e-3,
|
||||
"idd2n": 1e-3,
|
||||
"idd3n": 1e-3,
|
||||
"idd4r": 1e-3,
|
||||
"idd4w": 1e-3,
|
||||
"idd5c": 1e-3,
|
||||
"idd6n": 1e-3,
|
||||
"idd2p": 1e-3,
|
||||
"idd3p": 1e-3,
|
||||
"vpp": 1.2,
|
||||
"ipp0": 1e-3,
|
||||
"ipp2n": 1e-3,
|
||||
"ipp3n": 1e-3,
|
||||
"ipp4r": 1e-3,
|
||||
"ipp4w": 1e-3,
|
||||
"ipp5c": 1e-3,
|
||||
"ipp6n": 1e-3,
|
||||
"ipp2p": 1e-3,
|
||||
"ipp3p": 1e-3,
|
||||
"idd5b": 1e-3,
|
||||
"idd5f": 1e-3,
|
||||
"ipp5b": 1e-3,
|
||||
"ipp5f": 1e-3,
|
||||
"vddq": 1.2,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x8x2Gbx4_DDR5-3600A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 556
|
||||
"tCK": 556e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x8x2Gbx4_DDR5-4000A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 500
|
||||
"tCK": 500e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x8x2Gbx4_DDR5-4400A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 455
|
||||
"tCK": 455e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x8x2Gbx4_DDR5-4800A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 417
|
||||
"tCK": 417e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x8x2Gbx4_DDR5-5200A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 385
|
||||
"tCK": 385e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x8x2Gbx4_DDR5-5600A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 357
|
||||
"tCK": 357e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x8x2Gbx4_DDR5-6000A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 333
|
||||
"tCK": 333e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x8x2Gbx4_DDR5-6400A",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 313
|
||||
"tCK": 313e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -15,10 +15,11 @@
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 2,
|
||||
"cmdMode": 1,
|
||||
"refMode": 1,
|
||||
"RefMode": 1,
|
||||
"RAAIMT" : 16,
|
||||
"RAAMMT" : 96,
|
||||
"RAADEC" : 16
|
||||
"RAADEC" : 16,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"memoryId": "JEDEC_2x8x8x8Gbx4_DDR5-3200A_4bit",
|
||||
"memoryType": "DDR5",
|
||||
@@ -74,7 +75,67 @@
|
||||
"ACTPDEN": 2,
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"tCK": 625
|
||||
"tCK": 625e-12
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd": 0.0,
|
||||
"idd0": 0.0,
|
||||
"idd2n": 0.0,
|
||||
"idd3n": 0.0,
|
||||
"idd4r": 0.0,
|
||||
"idd4w": 0.0,
|
||||
"idd5c": 0.0,
|
||||
"idd6n": 0.0,
|
||||
"idd2p": 0.0,
|
||||
"idd3p": 0.0,
|
||||
"vpp": 0.0,
|
||||
"ipp0": 0.0,
|
||||
"ipp2n": 0.0,
|
||||
"ipp3n": 0.0,
|
||||
"ipp4r": 0.0,
|
||||
"ipp4w": 0.0,
|
||||
"ipp5c": 0.0,
|
||||
"ipp6n": 0.0,
|
||||
"ipp2p": 0.0,
|
||||
"ipp3p": 0.0,
|
||||
"idd5b": 0.0,
|
||||
"idd5f": 0.0,
|
||||
"ipp5b": 0.0,
|
||||
"ipp5f": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd": 0.0,
|
||||
"iBeta_vpp": 0.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"dataratespec": {
|
||||
"ca_bus_rate": 2,
|
||||
"dq_bus_rate": 2,
|
||||
"dqs_bus_rate": 2
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,27 +9,44 @@
|
||||
"nbrOfRanks": 1,
|
||||
"nbrOfRows": 32768,
|
||||
"width": 8,
|
||||
"RefMode": 1,
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 1
|
||||
"nbrOfChannels": 1,
|
||||
"maxBurstLength": 8
|
||||
},
|
||||
"memoryId": "MICRON_4Gb_DDR4-1866_8bit_A",
|
||||
"memoryType": "DDR4",
|
||||
"mempowerspec": {
|
||||
"idd0": 56.25,
|
||||
"idd02": 4.05,
|
||||
"idd2n": 33.75,
|
||||
"idd2p0": 17.0,
|
||||
"idd2p1": 17.0,
|
||||
"idd3n": 39.5,
|
||||
"idd3p0": 22.5,
|
||||
"idd3p1": 22.5,
|
||||
"idd4r": 157.5,
|
||||
"idd4w": 135.0,
|
||||
"idd5": 118.0,
|
||||
"idd6": 20.25,
|
||||
"idd62": 2.6,
|
||||
"vdd": 1.2,
|
||||
"vdd2": 2.5
|
||||
"idd0": 56.25e-3,
|
||||
"idd2n": 33.75e-3,
|
||||
"idd3n": 39.5e-3,
|
||||
"idd4r": 157.5e-3,
|
||||
"idd4w": 135.0e-3,
|
||||
"idd6n": 20.25e-3,
|
||||
"idd2p": 17.0e-3,
|
||||
"idd3p": 22.5e-3,
|
||||
|
||||
"vpp": 2.5,
|
||||
"ipp0": 4.05e-3,
|
||||
"ipp2n": 0,
|
||||
"ipp3n": 0,
|
||||
"ipp4r": 0,
|
||||
"ipp4w": 0,
|
||||
"ipp6n": 2.6e-3,
|
||||
"ipp2p": 17.0e-3,
|
||||
"ipp3p": 22.5e-3,
|
||||
|
||||
"idd5B": 118.0e-3,
|
||||
"ipp5B": 0.0,
|
||||
"idd5F2": 0.0,
|
||||
"ipp5F2": 0.0,
|
||||
"idd5F4": 0.0,
|
||||
"ipp5F4": 0.0,
|
||||
"vddq": 0.0,
|
||||
|
||||
"iBeta_vdd": 56.25e-3,
|
||||
"iBeta_vpp": 4.05e-3
|
||||
},
|
||||
"memtimingspec": {
|
||||
"AL": 0,
|
||||
@@ -45,7 +62,7 @@
|
||||
"RCD": 13,
|
||||
"REFM": 1,
|
||||
"REFI": 7280,
|
||||
"RFC": 243,
|
||||
"RFC1": 243,
|
||||
"RFC2": 150,
|
||||
"RFC4": 103,
|
||||
"RL": 13,
|
||||
@@ -67,7 +84,45 @@
|
||||
"PRPDEN": 1,
|
||||
"REFPDEN": 1,
|
||||
"RTRS": 1,
|
||||
"tCK": 1072
|
||||
"tCK": 1072e-12
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"prepostamble": {
|
||||
"read_zeroes": 0.0,
|
||||
"write_zeroes": 0.0,
|
||||
"read_ones": 0.0,
|
||||
"write_ones": 0.0,
|
||||
"read_zeroes_to_ones": 0,
|
||||
"write_zeroes_to_ones": 0,
|
||||
"write_ones_to_zeroes": 0,
|
||||
"read_ones_to_zeroes": 0,
|
||||
"readMinTccd": 0,
|
||||
"writeMinTccd": 0
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -10,26 +10,43 @@
|
||||
"nbrOfRows": 32768,
|
||||
"width": 8,
|
||||
"nbrOfDevices": 8,
|
||||
"nbrOfChannels": 1
|
||||
"nbrOfChannels": 1,
|
||||
"RefMode": 1,
|
||||
"maxBurstLength": 8
|
||||
},
|
||||
"memoryId": "MICRON_4Gb_DDR4-2400_8bit_A",
|
||||
"memoryType": "DDR4",
|
||||
"mempowerspec": {
|
||||
"idd0": 60.75,
|
||||
"idd02": 4.05,
|
||||
"idd2n": 38.25,
|
||||
"idd2p0": 17.0,
|
||||
"idd2p1": 17.0,
|
||||
"idd3n": 44.0,
|
||||
"idd3p0": 22.5,
|
||||
"idd3p1": 22.5,
|
||||
"idd4r": 184.5,
|
||||
"idd4w": 168.75,
|
||||
"idd5": 118.0,
|
||||
"idd6": 20.25,
|
||||
"idd62": 2.6,
|
||||
"vdd": 1.2,
|
||||
"vdd2": 2.5
|
||||
"idd0": 60.75e-3,
|
||||
"idd2n": 38.25e-3,
|
||||
"idd3n": 44.0e-3,
|
||||
"idd4r": 184.5e-3,
|
||||
"idd4w": 168.75e-3,
|
||||
"idd6n": 20.25e-3,
|
||||
"idd2p": 17.0e-3,
|
||||
"idd3p": 22.5e-3,
|
||||
|
||||
"vpp": 2.5,
|
||||
"ipp0": 4.05e-3,
|
||||
"ipp2n": 0,
|
||||
"ipp3n": 0,
|
||||
"ipp4r": 0,
|
||||
"ipp4w": 0,
|
||||
"ipp6n": 2.6e-3,
|
||||
"ipp2p": 17.0e-3,
|
||||
"ipp3p": 22.5e-3,
|
||||
|
||||
"idd5B": 118.0e-3,
|
||||
"ipp5B": 0.0,
|
||||
"idd5F2": 0.0,
|
||||
"ipp5F2": 0.0,
|
||||
"idd5F4": 0.0,
|
||||
"ipp5F4": 0.0,
|
||||
"vddq": 0.0,
|
||||
|
||||
"iBeta_vdd": 60.75e-3,
|
||||
"iBeta_vpp": 4.05e-3
|
||||
},
|
||||
"memtimingspec": {
|
||||
"AL": 0,
|
||||
@@ -45,7 +62,7 @@
|
||||
"RCD": 16,
|
||||
"REFM": 1,
|
||||
"REFI": 9360,
|
||||
"RFC": 312,
|
||||
"RFC1": 312,
|
||||
"RFC2": 192,
|
||||
"RFC4": 132,
|
||||
"RL": 16,
|
||||
@@ -67,7 +84,45 @@
|
||||
"PRPDEN": 2,
|
||||
"REFPDEN": 2,
|
||||
"RTRS": 1,
|
||||
"tCK": 833
|
||||
"tCK": 833e-12
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wdqs_termination": true,
|
||||
"wdqs_R_eq": 1e6,
|
||||
"wdqs_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"prepostamble": {
|
||||
"read_zeroes": 0.0,
|
||||
"write_zeroes": 0.0,
|
||||
"read_ones": 0.0,
|
||||
"write_ones": 0.0,
|
||||
"read_zeroes_to_ones": 0,
|
||||
"write_zeroes_to_ones": 0,
|
||||
"write_ones_to_zeroes": 0,
|
||||
"read_ones_to_zeroes": 0,
|
||||
"readMinTccd": 0,
|
||||
"writeMinTccd": 0
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,7 +9,8 @@
|
||||
"nbrOfRows": 8192,
|
||||
"width": 64,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 4
|
||||
"nbrOfChannels": 4,
|
||||
"maxBurstLength": 4
|
||||
},
|
||||
"memoryId": "JEDEC_4x64_2Gb_WIDEIO2-400_64bit",
|
||||
"memoryType": "WIDEIO2",
|
||||
@@ -38,7 +39,10 @@
|
||||
"XP": 3,
|
||||
"XSR": 76,
|
||||
"RTRS": 1,
|
||||
"tCK": 2500
|
||||
"tCK": 2500e-12,
|
||||
|
||||
"DQSCK": 0,
|
||||
"DQSS": 0
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -9,7 +9,8 @@
|
||||
"nbrOfRows": 8192,
|
||||
"width": 64,
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 4
|
||||
"nbrOfChannels": 4,
|
||||
"maxBurstLength": 4
|
||||
},
|
||||
"memoryId": "JEDEC_4x64_2Gb_WIDEIO2-533_64bit",
|
||||
"memoryType": "WIDEIO2",
|
||||
@@ -38,7 +39,10 @@
|
||||
"XP": 4,
|
||||
"XSR": 102,
|
||||
"RTRS": 1,
|
||||
"tCK": 1876
|
||||
"tCK": 1876e-12,
|
||||
|
||||
"DQSCK": 0,
|
||||
"DQSS": 0
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5-0533",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 1,
|
||||
"pbR2pbR": 12,
|
||||
"tCK": 7519
|
||||
"tCK": 7519e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5-1067",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 2,
|
||||
"pbR2pbR": 24,
|
||||
"tCK": 3745
|
||||
"tCK": 3745e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5-1600",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 3,
|
||||
"pbR2pbR": 36,
|
||||
"tCK": 2500
|
||||
"tCK": 2500e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5-2133",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 4,
|
||||
"pbR2pbR": 48,
|
||||
"tCK": 1876
|
||||
"tCK": 1876e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5-2750",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 62,
|
||||
"tCK": 1453
|
||||
"tCK": 1453e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5-3200",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 72,
|
||||
"tCK": 1250
|
||||
"tCK": 1250e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5X-0533",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 1,
|
||||
"pbR2pbR": 7,
|
||||
"tCK": 14925
|
||||
"tCK": 14925e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5X-1067",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 1,
|
||||
"pbR2pbR": 12,
|
||||
"tCK": 7519
|
||||
"tCK": 7519e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5X-1600",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 2,
|
||||
"pbR2pbR": 18,
|
||||
"tCK": 5000
|
||||
"tCK": 5000e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5X-2133",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 2,
|
||||
"pbR2pbR": 24,
|
||||
"tCK": 3745
|
||||
"tCK": 3745e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5X-2750",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 3,
|
||||
"pbR2pbR": 32,
|
||||
"tCK": 2907
|
||||
"tCK": 2907e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_16B_LPDDR5X-3200",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -57,7 +127,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 3,
|
||||
"pbR2pbR": 36,
|
||||
"tCK": 2500
|
||||
"tCK": 2500e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-0533",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 2,
|
||||
"pbR2pbR": 12,
|
||||
"tCK": 7519
|
||||
"tCK": 7519e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-1067",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 3,
|
||||
"pbR2pbR": 24,
|
||||
"tCK": 3745
|
||||
"tCK": 3745e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-1600",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 4,
|
||||
"pbR2pbR": 36,
|
||||
"tCK": 2500
|
||||
"tCK": 2500e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-2133",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 48,
|
||||
"tCK": 1876
|
||||
"tCK": 1876e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-2750",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 7,
|
||||
"pbR2pbR": 62,
|
||||
"tCK": 1453
|
||||
"tCK": 1453e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-3200",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 8,
|
||||
"pbR2act": 8,
|
||||
"pbR2pbR": 72,
|
||||
"tCK": 1250
|
||||
"tCK": 1250e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-3733",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 5,
|
||||
"pbR2pbR": 42,
|
||||
"tCK": 2141
|
||||
"tCK": 2141e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-4267",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 48,
|
||||
"tCK": 1876
|
||||
"tCK": 1876e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-4800",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 6,
|
||||
"pbR2pbR": 54,
|
||||
"tCK": 1667
|
||||
"tCK": 1667e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-5500",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 7,
|
||||
"pbR2pbR": 62,
|
||||
"tCK": 1453
|
||||
"tCK": 1453e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-6000",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 8,
|
||||
"pbR2pbR": 68,
|
||||
"tCK": 1333
|
||||
"tCK": 1333e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 32
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_8B_LPDDR5-6400",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 4,
|
||||
"pbR2act": 8,
|
||||
"pbR2pbR": 72,
|
||||
"tCK": 1250
|
||||
"tCK": 1250e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
@@ -11,7 +11,77 @@
|
||||
"nbrOfDevices": 1,
|
||||
"nbrOfChannels": 1,
|
||||
"width": 16,
|
||||
"per2BankOffset": 8
|
||||
"per2BankOffset": 8,
|
||||
"WCKalwaysOn": false,
|
||||
"maxBurstLength": 16
|
||||
},
|
||||
"mempowerspec": {
|
||||
"vdd1": 0.0,
|
||||
"idd01": 0.0,
|
||||
"idd2n1": 0.0,
|
||||
"idd3n1": 0.0,
|
||||
"idd4r1": 0.0,
|
||||
"idd4w1": 0.0,
|
||||
"idd51": 0.0,
|
||||
"idd5pb1": 0.0,
|
||||
"idd61": 0.0,
|
||||
"idd6ds1": 0.0,
|
||||
"idd2p1": 0.0,
|
||||
"idd3p1": 0.0,
|
||||
"vdd2h": 0.0,
|
||||
"idd02h": 0.0,
|
||||
"idd2n2h": 0.0,
|
||||
"idd3n2h": 0.0,
|
||||
"idd4r2h": 0.0,
|
||||
"idd4w2h": 0.0,
|
||||
"idd52h": 0.0,
|
||||
"idd5pb2h": 0.0,
|
||||
"idd62h": 0.0,
|
||||
"idd6ds2h": 0.0,
|
||||
"idd2p2h": 0.0,
|
||||
"idd3p2h": 0.0,
|
||||
"vdd2l": 0.0,
|
||||
"idd02l": 0.0,
|
||||
"idd2n2l": 0.0,
|
||||
"idd3n2l": 0.0,
|
||||
"idd4r2l": 0.0,
|
||||
"idd4w2l": 0.0,
|
||||
"idd52l": 0.0,
|
||||
"idd5pb2l": 0.0,
|
||||
"idd62l": 0.0,
|
||||
"idd6ds2l": 0.0,
|
||||
"idd2p2l": 0.0,
|
||||
"idd3p2l": 0.0,
|
||||
"vddq": 0.0,
|
||||
"iBeta_vdd1": 0.0,
|
||||
"iBeta_vdd2h": 0.0,
|
||||
"iBeta_vdd2l": 0.0
|
||||
},
|
||||
"bankwisespec": {
|
||||
"factRho": 1.0
|
||||
},
|
||||
"memimpedancespec": {
|
||||
"ck_termination": true,
|
||||
"ck_R_eq": 1e6,
|
||||
"ck_dyn_E": 1e-12,
|
||||
|
||||
"ca_termination": true,
|
||||
"ca_R_eq": 1e6,
|
||||
"ca_dyn_E": 1e-12,
|
||||
|
||||
"rdq_termination": true,
|
||||
"rdq_R_eq": 1e6,
|
||||
"rdq_dyn_E": 1e-12,
|
||||
"wdq_termination": true,
|
||||
"wdq_R_eq": 1e6,
|
||||
"wdq_dyn_E": 1e-12,
|
||||
|
||||
"wck_termination": true,
|
||||
"wck_R_eq": 1e6,
|
||||
"wck_dyn_E": 1e-12,
|
||||
"rdqs_termination": true,
|
||||
"rdqs_R_eq": 1e6,
|
||||
"rdqs_dyn_E": 1e-12
|
||||
},
|
||||
"memoryId": "JEDEC_512Mbx16_BG_LPDDR5-3733",
|
||||
"memoryType": "LPDDR5",
|
||||
@@ -55,7 +125,7 @@
|
||||
"BL_n_S_32": 2,
|
||||
"pbR2act": 4,
|
||||
"pbR2pbR": 42,
|
||||
"tCK": 2141
|
||||
"tCK": 2141e-12
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
Some files were not shown because too many files have changed in this diff Show More
Reference in New Issue
Block a user