Make commenting on close namespace brackets consistent.

Ran all the source files through 'perl -pi' with this script:

s|\s*(};?\s*)?/\*\s*(end\s*)?namespace\s*(\S+)\s*\*/(\s*})?|} // namespace $3|;
s|\s*};?\s*//\s*(end\s*)?namespace\s*(\S+)\s*|} // namespace $2\n|;
s|\s*};?\s*//\s*(\S+)\s*namespace\s*|} // namespace $1\n|;

Also did a little manual editing on some of the arch/*/isa_traits.hh files
and src/SConscript.

src/SConscript

@@ -835,7 +835,7 @@ extern const int numFlagStrings;
 // base flags to set.  Inidividual flag arrays are terminated by -1.
 extern const Flags *compoundFlags[];
 
-/* namespace Trace */ }
+} // namespace Trace
 
 #endif // __BASE_TRACE_FLAGS_HH__
 ''')
@@ -902,7 +902,7 @@ EmbeddedPython embedded_${sym}(
     ${{len(data)}},
     ${{len(marshalled)}});
 
-/* namespace */ }
+} // anonymous namespace
 ''')
     code.write(str(target[0]))
 

src/arch/alpha/mt.hh

@@ -66,6 +66,6 @@ getTargetThread(TC *tc)
     return 0;
 }
 
-}//namespace AlphaISA
+} // namespace AlphaISA
 
 #endif

src/arch/alpha/pagetable.cc

@@ -61,4 +61,4 @@ TlbEntry::unserialize(Checkpoint *cp, const std::string &section)
     UNSERIALIZE_SCALAR(valid);
 }
 
-} //namespace AlphaISA
+} // namespace AlphaISA

src/arch/alpha/tlb.cc

@@ -595,7 +595,7 @@ TLB::translateTiming(RequestPtr req, ThreadContext *tc,
     translation->finish(translateAtomic(req, tc, mode), req, tc, mode);
 }
 
-/* end namespace AlphaISA */ }
+} // namespace AlphaISA
 
 AlphaISA::TLB *
 AlphaTLBParams::create()

src/arch/arm/faults.hh

@@ -246,6 +246,6 @@ static inline Fault genMachineCheckFault()
     return new Reset();
 }
 
-} // ArmISA namespace
+} // namespace ArmISA
 
 #endif // __ARM_FAULTS_HH__

src/arch/arm/isa_traits.hh

@@ -48,7 +48,7 @@
 #include "arch/arm/types.hh"
 #include "base/types.hh"
 
-namespace LittleEndianGuest {};
+namespace LittleEndianGuest {}
 
 #define TARGET_ARM
 
@@ -123,7 +123,7 @@ namespace ArmISA
         INT_FIQ,
         NumInterruptTypes
     };
-};
+} // namespace ArmISA
 
 using namespace ArmISA;
 

src/arch/arm/kernel_stats.hh

@@ -51,7 +51,7 @@ class Statistics : public ::Kernel::Statistics
     {}
 };
 
-} /* end namespace ArmISA::Kernel */
-} /* end namespace ArmISA */
+} // namespace ArmISA::Kernel
+} // namespace ArmISA
 
 #endif // __ARCH_ARM_KERNEL_STATS_HH__

src/arch/arm/nativetrace.cc

@@ -192,7 +192,7 @@ Trace::ArmNativeTrace::check(NativeTraceRecord *record)
     }
 }
 
-} /* namespace Trace */
+} // namespace Trace
 
 ////////////////////////////////////////////////////////////////////////
 //

src/arch/arm/nativetrace.hh

@@ -107,6 +107,6 @@ class ArmNativeTrace : public NativeTrace
     void check(NativeTraceRecord *record);
 };
 
-} /* namespace Trace */
+} // namespace Trace
 
 #endif // __ARCH_ARM_NATIVETRACE_HH__

src/arch/arm/tlb.hh

@@ -239,6 +239,6 @@ public:
     inline void invalidateMiscReg() { miscRegValid = false; }
 };
 
-/* namespace ArmISA */ }
+} // namespace ArmISA
 
 #endif // __ARCH_ARM_TLB_HH__

src/arch/mips/dsp.hh

@@ -199,6 +199,6 @@ void simdUnpack(int32_t reg, uint64_t *values_ptr, int32_t fmt, int32_t sign);
 void writeDSPControl(uint32_t *dspctl, uint32_t value, uint32_t mask);
 uint32_t readDSPControl(uint32_t *dspctl, uint32_t mask);
 
-} /* namespace MipsISA */
+} // namespace MipsISA
 
 #endif // __ARCH_MIPS_DSP_HH__

src/arch/mips/faults.hh

@@ -596,6 +596,6 @@ class DspStateDisabledFault : public MipsFault
             StaticInstPtr inst = StaticInst::nullStaticInstPtr);
 };
 
-} // MipsISA namespace
+} // namespace MipsISA
 
 #endif // __MIPS_FAULTS_HH__

src/arch/mips/isa_traits.hh

@@ -39,7 +39,7 @@
 #include "base/types.hh"
 #include "config/full_system.hh"
 
-namespace LittleEndianGuest {};
+namespace LittleEndianGuest {}
 
 class StaticInstPtr;
 
@@ -164,6 +164,6 @@ const uint32_t ITOUCH_ANNOTE = 0xffffffff;
 // Memory accesses cannot be unaligned
 const bool HasUnalignedMemAcc = false;
 
-};
+} // namespace MipsISA
 
 #endif // __ARCH_MIPS_ISA_TRAITS_HH__

src/arch/mips/kernel_stats.hh

@@ -48,7 +48,7 @@ class Statistics : public ::Kernel::Statistics
 };
 
 
-} /* end namespace MipsISA::Kernel */
-} /* end namespace MipsISA */
+} // namespace MipsISA::Kernel
+} // namespace MipsISA
 
 #endif // __ARCH_MIPS_KERNEL_STATS_HH__

src/arch/mips/linux/threadinfo.hh

@@ -148,6 +148,6 @@ class ThreadInfo
     }
 };
 
-/* namespace Linux */ }
+} // namespace Linux
 
 #endif // __ARCH_MIPS_LINUX_LINUX_THREADINFO_HH__

src/arch/power/faults.hh

@@ -98,6 +98,6 @@ genMachineCheckFault()
     return new MachineCheckFault();
 }
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_FAULTS_HH__

src/arch/power/insts/branch.hh

@@ -236,6 +236,6 @@ class BranchRegCond : public BranchCond
     std::string generateDisassembly(Addr pc, const SymbolTable *symtab) const;
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif //__ARCH_POWER_INSTS_BRANCH_HH__

src/arch/power/insts/condition.hh

@@ -81,6 +81,6 @@ class CondMoveOp : public PowerStaticInst
     std::string generateDisassembly(Addr pc, const SymbolTable *symtab) const;
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif //__ARCH_POWER_INSTS_CONDITION_HH__

src/arch/power/insts/floating.hh

@@ -148,6 +148,6 @@ class FloatOp : public PowerStaticInst
     std::string generateDisassembly(Addr pc, const SymbolTable *symtab) const;
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif //__ARCH_POWER_INSTS_FLOATING_HH__

src/arch/power/insts/integer.hh

@@ -171,6 +171,6 @@ class IntRotateOp : public IntShiftOp
     std::string generateDisassembly(Addr pc, const SymbolTable *symtab) const;
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif //__ARCH_POWER_INSTS_INTEGER_HH__

src/arch/power/insts/mem.hh

@@ -86,6 +86,6 @@ class MemDispOp : public MemOp
     std::string generateDisassembly(Addr pc, const SymbolTable *symtab) const;
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif //__ARCH_POWER_INSTS_MEM_HH__

src/arch/power/insts/misc.hh

@@ -52,6 +52,6 @@ class MiscOp : public PowerStaticInst
     std::string generateDisassembly(Addr pc, const SymbolTable *symtab) const;
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif //__ARCH_POWER_INSTS_MISC_HH__

src/arch/power/insts/static_inst.hh

@@ -71,6 +71,6 @@ class PowerStaticInst : public StaticInst
     }
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif //__ARCH_POWER_INSTS_STATICINST_HH__

src/arch/power/isa.hh

@@ -110,6 +110,6 @@ class ISA
     }
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_ISA_HH__

src/arch/power/isa_traits.hh

@@ -38,7 +38,7 @@
 #include "arch/power/types.hh"
 #include "base/types.hh"
 
-namespace BigEndianGuest {};
+namespace BigEndianGuest {}
 
 class StaticInstPtr;
 
@@ -73,6 +73,6 @@ const ExtMachInst NoopMachInst = 0x60000000;
 // Memory accesses can be unaligned
 const bool HasUnalignedMemAcc = true;
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_ISA_TRAITS_HH__

src/arch/power/locked_mem.hh

@@ -59,6 +59,6 @@ handleLockedWrite(XC *xc, Request *req)
     return true;
 }
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_LOCKED_MEM_HH__

src/arch/power/microcode_rom.hh

@@ -40,6 +40,6 @@ namespace PowerISA
 
 using ::MicrocodeRom;
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_MICROCODE_ROM_HH__

src/arch/power/miscregs.hh

@@ -95,6 +95,6 @@ BitUnion32(Fpscr)
     Bitfield<2,1> rn;
 EndBitUnion(Fpscr)
 
-}; // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_MISCREGS_HH__

src/arch/power/mmaped_ipr.hh

@@ -61,6 +61,6 @@ handleIprWrite(ThreadContext *xc, Packet *pkt)
     panic("No implementation for handleIprWrite in POWER\n");
 }
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_MMAPED_IPR_HH__

src/arch/power/pagetable.cc

@@ -79,4 +79,4 @@ PTE::unserialize(Checkpoint *cp, const std::string &section)
     UNSERIALIZE_SCALAR(OffsetMask);
 }
 
-} // PowerISA namespace
+} // namespace PowerISA

src/arch/power/pagetable.hh

@@ -152,7 +152,7 @@ struct PTE
     void unserialize(Checkpoint *cp, const std::string &section);
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_PAGETABLE_H__
 

src/arch/power/predecoder.hh

@@ -120,6 +120,6 @@ class Predecoder
     }
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_PREDECODER_HH__

src/arch/power/registers.hh

@@ -101,6 +101,6 @@ enum MiscIntRegNums {
     INTREG_RSV_ADDR
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_REGISTERS_HH__

src/arch/power/remote_gdb.hh

@@ -79,6 +79,6 @@ class RemoteGDB : public BaseRemoteGDB
     }
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif /* __ARCH_POWER_REMOTE_GDB_H__ */

src/arch/power/stacktrace.hh

@@ -143,6 +143,6 @@ StackTrace::trace(ThreadContext *tc, StaticInstPtr inst)
     return true;
 }
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_STACKTRACE_HH__

src/arch/power/tlb.hh

@@ -167,6 +167,6 @@ class TLB : public BaseTLB
     void regStats();
 };
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_TLB_HH__

src/arch/power/types.hh

@@ -101,6 +101,6 @@ struct hash<PowerISA::ExtMachInst> : public hash<uint32_t> {
     };
 };
 
-} // __hash_namespace namespace
+} // namespace __hash_namespace
 
 #endif // __ARCH_POWER_TYPES_HH__

src/arch/power/utility.cc

@@ -62,4 +62,4 @@ skipFunction(ThreadContext *tc)
 }
 
 
-} // PowerISA namespace
+} // namespace PowerISA

src/arch/power/utility.hh

@@ -78,6 +78,6 @@ advancePC(PCState &pc, const StaticInstPtr inst)
     pc.advance();
 }
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_UTILITY_HH__

src/arch/power/vtophys.hh

@@ -51,7 +51,7 @@ PteAddr(Addr a)
     return (a & PteMask) << PteShift;
 }
 
-} // PowerISA namespace
+} // namespace PowerISA
 
 #endif // __ARCH_POWER_VTOPHYS_HH__
 

src/arch/sparc/faults.hh

@@ -302,6 +302,6 @@ genMachineCheckFault()
 }
 
 
-} // SparcISA namespace
+} // namespace SparcISA
 
 #endif // __SPARC_FAULTS_HH__

src/arch/sparc/kernel_stats.hh

@@ -51,7 +51,7 @@ class Statistics : public ::Kernel::Statistics
     {}
 };
 
-} /* end namespace AlphaISA::Kernel */
-} /* end namespace AlphaISA */
+} // namespace AlphaISA::Kernel
+} // namespace AlphaISA
 
 #endif // __ARCH_SPARC_KERNEL_STATS_HH__

src/arch/sparc/nativetrace.cc

@@ -87,7 +87,7 @@ Trace::SparcNativeTrace::check(NativeTraceRecord *record)
     checkReg("ccr", regVal, realRegVal);
 }
 
-} /* namespace Trace */
+} // namespace Trace
 
 ////////////////////////////////////////////////////////////////////////
 //

src/arch/sparc/nativetrace.hh

@@ -47,6 +47,6 @@ class SparcNativeTrace : public NativeTrace
     void check(NativeTraceRecord *record);
 };
 
-} /* namespace Trace */
+} // namespace Trace
 
 #endif // __CPU_NATIVETRACE_HH__

src/arch/sparc/tlb.cc

@@ -1408,7 +1408,7 @@ TLB::unserialize(Checkpoint *cp, const std::string &section)
     UNSERIALIZE_SCALAR(sfar);
 }
 
-/* end namespace SparcISA */ }
+} // namespace SparcISA
 
 SparcISA::TLB *
 SparcTLBParams::create()

src/arch/sparc/vtophys.cc

@@ -129,4 +129,4 @@ vtophys(ThreadContext *tc, Addr addr)
     return pte.translate(addr);
 }
 
-} /* namespace SparcISA */
+} // namespace SparcISA

src/arch/x86/cpuid.cc

@@ -158,4 +158,4 @@ namespace X86ISA {
         }
         return true;
     }
-} //namespace X86ISA
+} // namespace X86ISA

src/arch/x86/nativetrace.cc

@@ -186,7 +186,7 @@ X86NativeTrace::check(NativeTraceRecord *record)
     checkXMM(15, mState.xmm, nState.xmm);
 }
 
-} /* namespace Trace */
+} // namespace Trace
 
 ////////////////////////////////////////////////////////////////////////
 //

src/arch/x86/nativetrace.hh

@@ -85,6 +85,6 @@ class X86NativeTrace : public NativeTrace
     void check(NativeTraceRecord *record);
 };
 
-} /* namespace Trace */
+} // namespace Trace
 
 #endif // __ARCH_X86_NATIVETRACE_HH__

src/arch/x86/registers.hh

@@ -111,6 +111,6 @@ typedef union
 
 typedef uint16_t RegIndex;
 
-}; // namespace X86ISA
+} // namespace X86ISA
 
 #endif // __ARCH_X86_REGFILE_HH__

src/arch/x86/tlb.cc

@@ -737,7 +737,7 @@ TLB::unserialize(Checkpoint *cp, const std::string &section)
 {
 }
 
-/* end namespace X86ISA */ }
+} // namespace X86ISA
 
 X86ISA::TLB *
 X86TLBParams::create()

src/arch/x86/utility.cc

@@ -243,4 +243,4 @@ skipFunction(ThreadContext *tc)
 }
 
 
-} //namespace X86_ISA
+} // namespace X86_ISA

src/base/cprintf.cc

@@ -291,4 +291,4 @@ Print::end_args()
     stream.precision(saved_precision);
 }
 
-/* end namespace cp */ }
+} // namespace cp

src/base/cprintf.hh

@@ -125,7 +125,7 @@ struct Print
     void end_args();
 };
 
-/* end namespace cp */ }
+} // namespace cp
 
 typedef VarArgs::List<cp::Print> CPrintfArgsList;
 

src/base/hashmap.hh

@@ -92,6 +92,6 @@ namespace __hash_namespace {
             return (__stl_hash_string(r.first.c_str())) ^ r.second;
         }
     };
-/* namespace __hash_namespace */ }
+} // namespace __hash_namespace
 
 #endif // __HASHMAP_HH__

src/base/inet.cc

@@ -297,4 +297,4 @@ hsplit(const EthPacketPtr &ptr)
 }
 
 
-/* namespace Net */ }
+} // namespace Net

src/base/inet.hh

@@ -472,6 +472,6 @@ uint16_t cksum(const UdpPtr &ptr);
 
 int hsplit(const EthPacketPtr &ptr);
 
-/* namespace Net */ }
+} // namespace Net
 
 #endif // __BASE_INET_HH__

src/base/mysql.cc

@@ -109,4 +109,4 @@ Connection::query(const string &sql)
 }
 
 
-/* namespace MySQL */ }
+} // namespace MySQL

src/base/mysql.hh

@@ -420,6 +420,6 @@ class Statement
 }
 #endif
 
-/* namespace MySQL */ }
+} // namespace MySQL
 
 #endif // __BASE_MYSQL_HH__

src/base/statistics.cc

@@ -377,4 +377,4 @@ registerResetCallback(Callback *cb)
     resetQueue.add(cb);
 }
 
-/* namespace Stats */ }
+} // namespace Stats

src/base/statistics.hh

@@ -2784,6 +2784,6 @@ void registerResetCallback(Callback *cb);
 
 std::list<Info *> &statsList();
 
-/* namespace Stats */ }
+} // namespace Stats
 
 #endif // __BASE_STATISTICS_HH__

src/base/stats/info.hh

@@ -232,6 +232,6 @@ class FormulaInfo : public VectorInfo
 };
 
 
-/* namespace Stats */ }
+} // namespace Stats
 
 #endif // __BASE_STATS_INFO_HH__

src/base/stats/mysql.cc

@@ -836,4 +836,4 @@ initMySQL(string host, string user, string password, string database,
     return true;
 }
 
-/* end namespace Stats */ }
+} // namespace Stats

src/base/stats/mysql.hh

@@ -179,6 +179,6 @@ initMySQL(std::string host, std::string user, std::string password,
 }
 #endif
 
-/* namespace Stats */ }
+} // namespace Stats
 
 #endif // __BASE_STATS_MYSQL_HH__

src/base/stats/mysql_run.hh

@@ -62,6 +62,6 @@ struct MySqlRun
     uint16_t run() const { return run_id; }
 };
 
-/* namespace Stats */ }
+} // namespace Stats
 
 #endif // __BASE_STATS_MYSQL_RUN_HH__

src/base/stats/output.cc

@@ -63,7 +63,7 @@ dump()
     }
 }
 
-/* namespace Stats */ }
+} // namespace Stats
 
 void
 debugDumpStats()

src/base/stats/output.hh

@@ -44,6 +44,6 @@ struct Output : public Visit
     virtual bool valid() const = 0;
 };
 
-/* namespace Stats */ }
+} // namespace Stats
 
 #endif // __BASE_STATS_OUTPUT_HH__

src/base/stats/text.cc

@@ -594,4 +594,4 @@ initText(const string &filename, bool desc)
     return true;
 }
 
-/* namespace Stats */ }
+} // namespace Stats

src/base/stats/text.hh

@@ -75,6 +75,6 @@ class Text : public Output
 
 bool initText(const std::string &filename, bool desc);
 
-/* namespace Stats */ }
+} // namespace Stats
 
 #endif // __BASE_STATS_TEXT_HH__

src/base/stats/types.hh

@@ -53,6 +53,6 @@ typedef std::vector<Result> VResult;
 typedef unsigned int size_type;
 typedef unsigned int off_type;
 
-/* namespace Stats */ }
+} // namespace Stats
 
 #endif // __BASE_STATS_TYPES_HH__

src/base/stats/visit.cc

@@ -38,4 +38,4 @@ Visit::Visit()
 Visit::~Visit()
 {}
 
-/* namespace Stats */ }
+} // namespace Stats

src/base/stats/visit.hh

@@ -55,6 +55,6 @@ struct Visit
     virtual void visit(const FormulaInfo &info) = 0;
 };
 
-/* namespace Stats */ }
+} // namespace Stats
 
 #endif // __BASE_STATS_VISIT_HH__

src/base/stl_helpers.hh

@@ -92,7 +92,7 @@ operator<<(std::ostream& out, const C<T,A> &vec)
     return out;
 }
 
-/* namespace stl_helpers */ }
-/* namespace m5 */ }
+} // namespace stl_helpers
+} // namespace m5
 
 #endif // __BASE_STL_HELPERS_HH__

src/base/trace.cc

@@ -188,7 +188,7 @@ dumpStatus()
     }
 }
 
-/* namespace Trace */ }
+} // namespace Trace
 
 
 // add a set of functions that can easily be invoked from gdb

src/base/trace.hh

@@ -60,7 +60,7 @@ void dprintf(Tick when, const std::string &name, const char *format,
              CPRINTF_DECLARATION);
 void dump(Tick when, const std::string &name, const void *data, int len);
 
-/* namespace Trace */ }
+} // namespace Trace
 
 // This silly little class allows us to wrap a string in a functor
 // object so that we can give a name() that DPRINTF will like

src/base/varargs.hh

@@ -303,6 +303,6 @@ class List
     }
 };
 
-/* end namespace VarArgs */ }
+} // namespace VarArgs
 
 #endif /* __BASE_VARARGS_HH__ */

src/cpu/exetrace.cc

@@ -155,7 +155,7 @@ Trace::ExeTracerRecord::dump()
     }
 }
 
-/* namespace Trace */ }
+} // namespace Trace
 
 ////////////////////////////////////////////////////////////////////////
 //

src/cpu/exetrace.hh

@@ -86,6 +86,6 @@ class ExeTracer : public InstTracer
     }
 };
 
-/* namespace Trace */ }
+} // namespace Trace
 
 #endif // __CPU_EXETRACE_HH__

src/cpu/inorder/inorder_trace.cc

@@ -81,7 +81,7 @@ InOrderTrace::getInstRecord(Tick when, ThreadContext *tc,
     return new InOrderTraceRecord(ThePipeline::NumStages, true, tc, _pc);
 }
 
-/* namespace Trace */ }
+} // namespace Trace
 
 ////////////////////////////////////////////////////////////////////////
 //

src/cpu/inorder/inorder_trace.hh

@@ -93,6 +93,6 @@ class InOrderTrace : public InstTracer
             const StaticInstPtr macroStaticInst = NULL);
 };
 
-/* namespace Trace */ }
+} // namespace Trace
 
 #endif // __CPU_INORDER_INORDER_TRACE_HH__

src/cpu/inteltrace.cc

@@ -57,7 +57,7 @@ Trace::IntelTraceRecord::dump()
     outs << endl;
 }
 
-/* namespace Trace */ }
+} // namespace Trace
 
 ////////////////////////////////////////////////////////////////////////
 //

src/cpu/inteltrace.hh

@@ -82,6 +82,6 @@ class IntelTrace : public InstTracer
     }
 };
 
-/* namespace Trace */ }
+} // namespace Trace
 
 #endif // __CPU_INTELTRACE_HH__

src/cpu/legiontrace.cc

@@ -587,7 +587,7 @@ Trace::LegionTraceRecord::dump()
     } // if not microop
 }
 
-/* namespace Trace */ }
+} // namespace Trace
 
 ////////////////////////////////////////////////////////////////////////
 //

src/cpu/legiontrace.hh

@@ -76,6 +76,6 @@ class LegionTrace : public InstTracer
     }
 };
 
-/* namespace Trace */ }
+} // namespace Trace
 
 #endif // __CPU_LEGIONTRACE_HH__

src/cpu/nativetrace.cc

@@ -62,4 +62,4 @@ Trace::NativeTraceRecord::dump()
         parent->check(this);
 }
 
-} /* namespace Trace */
+} // namespace Trace

src/cpu/nativetrace.hh

@@ -119,6 +119,6 @@ class NativeTrace : public ExeTracer
     check(NativeTraceRecord *record) = 0;
 };
 
-} /* namespace Trace */
+} // namespace Trace
 
 #endif // __CPU_NATIVETRACE_HH__

src/dev/copy_engine_defs.hh

@@ -220,6 +220,6 @@ struct ChanRegs {
 
 };
 
-} //namespace CopyEngineReg
+} // namespace CopyEngineReg
 
 

src/dev/i8254xGBe_defs.hh

@@ -851,4 +851,4 @@ struct Regs {
         UNSERIALIZE_SCALAR(sw_fw_sync);
     }
 };
-} // iGbReg namespace
+} // namespace iGbReg

src/dev/sinic.cc

@@ -1714,7 +1714,7 @@ Device::unserialize(Checkpoint *cp, const std::string &section)
 
 }
 
-/* namespace Sinic */ }
+} // namespace Sinic
 
 Sinic::Device *
 SinicParams::create()

src/dev/sinic.hh

@@ -349,6 +349,6 @@ class Interface : public EtherInt
     virtual void sendDone() { dev->transferDone(); }
 };
 
-/* namespace Sinic */ }
+} // namespace Sinic
 
 #endif // __DEV_SINIC_HH__

src/dev/sinicreg.hh

@@ -178,7 +178,7 @@ struct Info
     const char *name;
 };
 
-/* namespace Regs */ }
+} // namespace Regs
 
 inline const Regs::Info&
 regInfo(Addr daddr)
@@ -234,6 +234,6 @@ regValid(Addr daddr)
     return true;
 }
 
-/* namespace Sinic */ }
+} // namespace Sinic
 
 #endif // __DEV_SINICREG_HH__

src/dev/x86/cmos.hh

@@ -84,6 +84,6 @@ class Cmos : public BasicPioDevice
     Tick write(PacketPtr pkt);
 };
 
-}; // namespace X86ISA
+} // namespace X86ISA
 
 #endif //__DEV_X86_CMOS_HH__

src/dev/x86/i8042.hh

@@ -254,6 +254,6 @@ class I8042 : public BasicPioDevice
     Tick write(PacketPtr pkt);
 };
 
-}; // namespace X86ISA
+} // namespace X86ISA
 
 #endif //__DEV_X86_I8042_HH__

src/dev/x86/i82094aa.hh

@@ -132,6 +132,6 @@ class I82094AA : public PioDevice, public IntDev
     void registerLocalApic(int id, Interrupts *localApic);
 };
 
-}; // namespace X86ISA
+} // namespace X86ISA
 
 #endif //__DEV_X86_SOUTH_BRIDGE_I8254_HH__

src/dev/x86/i8237.hh

@@ -61,6 +61,6 @@ class I8237 : public BasicPioDevice
     Tick write(PacketPtr pkt);
 };
 
-}; // namespace X86ISA
+} // namespace X86ISA
 
 #endif //__DEV_X86_I8237_HH__

src/dev/x86/i8254.hh

@@ -111,6 +111,6 @@ class I8254 : public BasicPioDevice
     }
 };
 
-}; // namespace X86ISA
+} // namespace X86ISA
 
 #endif //__DEV_X86_SOUTH_BRIDGE_I8254_HH__

src/dev/x86/i8259.hh

@@ -110,6 +110,6 @@ class I8259 : public BasicPioDevice, public IntDev
     int getVector();
 };
 
-}; // namespace X86ISA
+} // namespace X86ISA
 
 #endif //__DEV_X86_I8259_HH__

src/dev/x86/intdev.hh

@@ -234,6 +234,6 @@ class IntLine : public SimObject
     }
 };
 
-}; // namespace X86ISA
+} // namespace X86ISA
 
 #endif //__DEV_X86_INTDEV_HH__

src/dev/x86/speaker.hh

@@ -74,6 +74,6 @@ class Speaker : public BasicPioDevice
     Tick write(PacketPtr pkt);
 };
 
-}; // namespace X86ISA
+} // namespace X86ISA
 
 #endif //__DEV_X86_SPEAKER_HH__

src/kern/kernel_stats.cc

@@ -139,4 +139,4 @@ Statistics::unserialize(Checkpoint *cp, const string &section)
     UNSERIALIZE_SCALAR(iplLastTick);
 }
 
-/* end namespace Kernel */ }
+} // namespace Kernel