Files
ddr5-paper/tool_demo.tex
2025-03-24 20:59:55 +00:00

182 lines
7.0 KiB
TeX

\makeatletter
\p@=1bp
\makeatother\documentclass[10pt,ngerman,oneside,twocolumn,a4paper]{article}
\usepackage{graphicx}
%% Font: Times
\usepackage[utf8]{inputenc}
\usepackage{mathptmx}
\usepackage{tabularx}
\usepackage{ragged2e}
\usepackage[singlelinecheck=false]{caption}
\usepackage[T1]{fontenc}
\usepackage[numbers]{natbib}
\usepackage{amsmath}
\def\figurename{Bild}%
\def\tablename{Tabelle}%
\RequirePackage[blocks]{authblk}
\usepackage{babel}
\pagestyle{empty}
\hoffset-1in
\voffset-1in
\oddsidemargin20truemm
\makeatletter
\let\ps@plain\ps@empty
\def\@xivpt{14bp}
\setcounter{secnumdepth}{4}
\columnsep5mm
\def\@sect#1#2#3#4#5#6[#7]#8{%
\ifnum #2>\c@secnumdepth
\let\@svsec\@empty
\else
\refstepcounter{#1}%
\protected@edef\@svsec{%
\ifnum #2<4
\hb@xt@10mm{\csname the#1\endcsname}\relax
\else
\hb@xt@12mm{\csname the#1\endcsname}\relax
\fi}%
\fi
\@tempskipa #5\relax
\ifdim \@tempskipa>\z@
\begingroup
#6{%
\@hangfrom{\hskip #3\relax\@svsec}%
\interlinepenalty \@M #8\@@par}%
\endgroup
\csname #1mark\endcsname{#7}%
\addcontentsline{toc}{#1}{%
\ifnum #2>\c@secnumdepth \else
\protect\numberline{\csname the#1\endcsname}%
\fi
#7}%
\else
\def\@svsechd{%
#6{\hskip #3\relax
\@svsec #8}%
\csname #1mark\endcsname{#7}%
\addcontentsline{toc}{#1}{%
\ifnum #2>\c@secnumdepth \else
\protect\numberline{\csname the#1\endcsname}%
\fi
#7}}%
\fi
\@xsect{#5}}
%
\renewcommand\LARGE{\@setfontsize\LARGE{16}{20}}
\def\abstract#1{\def\@abstract{#1}}
\def\abstractEn#1{\def\@abstractEn{#1}}
\def\titleEn#1{\def\@titleEn{#1}}
%% Def. Titelei
\headheight0bp
\headsep0mm
\topskip10bp
\topmargin18mm
\textwidth170mm
\textheight60\baselineskip
\def\@maketitle{%
\newpage
\null
\let \footnote \thanks
{\LARGE\bfseries\RaggedRight \@title \par}%
%{\LARGE\bfseries\RaggedRight \@titleEn \par}%
\vskip 1\baselineskip%
{\normalsize
% \lineskip 1ex%
\@author\par}%
\vskip 2\baselineskip%
{\section*{Kurzfassung}
\@abstract}%
%\vskip \baselineskip%
%{\section*{Abstract}
% \@abstractEn}%
\par
\vskip 3\baselineskip}
\renewcommand\section{\@startsection {section}{1}{\z@}%
{-3.5ex \@plus -1ex \@minus -.2ex}%
{\baselineskip}%
{\normalfont\Large\bfseries\RaggedRight}}
\renewcommand\subsection{\@startsection{subsection}{2}{\z@}%
{\baselineskip}%
{1ex}%
{\normalfont\large\bfseries\RaggedRight}}
\renewcommand\subsubsection{\@startsection{subsubsection}{3}{\z@}%
{1\baselineskip}%
{3bp}%
{\normalfont\normalsize\bfseries\RaggedRight}}
\renewcommand\paragraph{\@startsection{paragraph}{4}{\z@}%
{1\baselineskip\@plus1ex \@minus.2ex}%
{3bp}%
{\normalfont\normalsize\RaggedRight}}
\renewcommand\subparagraph{\@startsection{subparagraph}{5}{\parindent}%
{3.25ex \@plus1ex \@minus .2ex}%
{-1em}%
{\normalfont\normalsize\bfseries\RaggedRight}}
\affilsep0pt
\parindent\p@
\makeatother
\bibsep3bp
\raggedbottom
\DeclareCaptionLabelSeparator{enskip}{\enskip}
\captionsetup{labelsep=enskip,justification=RaggedRight,labelfont=bf,skip=10pt}
\renewcommand\bibsection{\section*{Literatur}}
\title{Der Open-Source-DRAM-Simulator DRAMSys4.0}
%\titleEn{Title of contribution (16 pt bold)}
\author{M.Sc. Lukas Steiner$\,^1$,
Dr.-Ing. Matthias Jung$\,^2$,
Prof. Dr.-Ing. Norbert Wehn$\,^1$
}
\affil{%
1: Technische Universität Kaiserslautern, Germany \{lsteiner, wehn\}@eit.uni-kl.de\\
2: Fraunhofer IESE, Kaiserslautern, Germany, matthias.jung@iese.fraunhofer.de
}
\abstract{%
DRAMSys4.0 ist ein schnelles und flexibles Open-Source-Simulations-Framework für \textit{Dynamic Random Access Memory} (DRAM), das auf dem SystemC-TLM-2.0-Standard basiert. Das Framework wurde an der Technischen Universität Kaiserslautern und am Fraunhofer IESE entwickelt. Ziel ist es, die Herausforderungen heutiger Speichersysteme in Bezug auf Anwendungen, Leistungsaufnahme, Temperaturverteilung, Retention-Fehler und verschiedene DRAM-Architekturen zu bewältigen.
}%
\begin{document}
\maketitle
\section*{DRAMSys4.0}
%
DRAMSys~\cite{stejun_20} besteht aus Modellen, welche die DRAM-Funktionalität, -Leistung und -Temperatur widerspiegeln. Mit diesen Modellen können Systementwickler die begrenzenden Parameter und Probleme im Hinblick auf die aktuellen DRAM-Standards in ihrem Systemkontext analysieren. Das Framework bietet ein benutzerfreundliches Trace-Analyzer-Tool für tiefgreifende Analysen und Erkenntnisgewinne. Mit diesen Erkenntnissen ist der Entwickler in der Lage, das DRAM-Subsystem in Bezug auf die Controller-Architektur, das Leistungs- und Temperaturmanagement sowie die Bausteinauswahl und die Kanalkonfiguration für eine bestimmte Anwendung zu optimieren.
\begin{figure}[h]
\includegraphics[width=1.0\columnwidth]{dramsys-traceanalyzer-fraunhofer-iese.png}
\caption{DRAMSys Trace Analyzer}
\centering
\end{figure}
DRAMSys hilft Ihnen, den Entwurfsraum des DRAM-Subsystems zu untersuchen, um instinktives Handeln durch simulationsgestützte Fakten zu ersetzen. Die Anwendungsfälle für den Simulator sind vielfältig:
\begin{itemize}
\item Welche DRAM-Konfiguration oder welcher DRAM-Standard passt am besten zu meinem System?
\item Wie werden neue Standards wie DDR5 oder LPDDR5 das Verhalten meines Systems verändern? Bringen sie einen neuen Nutzen für mein System?
\item Wie sollte ich den Speicher-Controller konfigurieren, um maximale Leistung oder minimalen Energieverbrauch zu errreichen?
\item Wie kann ich meine Systemanwendung im Hinblick auf das verwendete DRAM-Subsystem optimieren?
\end{itemize}
Die Open-Source-Version von DRAMSys wird auf GitHub gehostet\footnote{https://github.com/tukl-msd/DRAMSys}. Das Repository wird regelmäßig mit neuen Funktionen aktualisiert.
%
%
%
Die Funktionen von DRAMSys4.0 auf einen Blick:
\begin{itemize}
\setlength\itemsep{0em}
\item TLM2.0-AT-konform
\item Unterstützung für DDR3, DDR4, DDR5, LPDDR4, LPDDR5\footnote{Derzeit in Entwicklung} Wide I/O 1/2, GDDR5, GDDR5X, GDDR6 und HBM1/2
\item Scheduling Policies (FIFO, FR-FCFS und FR-FCFS mit read/write grouping)
\item Page Policies (open, closed, open adaptive und closed adaptive)
\item Refresh-Strategien (all-bank refresh, per-bank refresh, same-bank refresh, pulled-in refresh, postponed refresh)
\item Power-Down-Strategien (PDNA, PDNP, SREF, …)
\item Schätzung der Leistungsaufnahme
\item Thermische Simulation
\item Trace Analyzer für die visuelle Ergebnisanalyse
\end{itemize}
%
\bibliographystyle{IEEEtran}
\bibliography{IEEEabrv,references_JR}
\end{document}